

(19) 日本国特許庁 (J P)

(12) 公表特許公報 (A)

(11) 特許出願公表番号

特表2003-506686

(P2003-506686A)

(43) 公表日 平成15年2月18日 (2003.2.18)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
G 0 1 R 31/28		G 0 1 R 1/073	E 2 G 0 0 3
1/073		31/26	H 2 G 0 1 1
31/26			J 2 G 1 3 2
H 0 1 L 21/66		H 0 1 L 21/66	B 4 M 1 0 6
		G 0 1 R 31/28	K
		審査請求 未請求 予備審査請求 有 (全 85 頁)	

(21) 出願番号 特願2001-514582(P2001-514582)
(86) (22) 出願日 平成12年7月28日 (2000.7.28)
(85) 翻訳文提出日 平成14年1月28日 (2002.1.28)
(86) 国際出願番号 PCT/US 00/21012
(87) 国際公開番号 WO 01/009623
(87) 国際公開日 平成13年2月8日 (2001.2.8)
(31) 優先権主張番号 60/146,241
(32) 優先日 平成11年7月28日 (1999.7.28)
(33) 優先権主張国 米国 (US)


(71) 出願人 ナノネクス インコーポレイテッド
アメリカ合衆国 カリフォルニア州
94539 フリーモント カトー テラス
400
(72) 発明者 モク サミー
アメリカ合衆国 カリフォルニア州
95014 クーパーティノ イースト エス
ティツ ドライヴ 106360
(72) 発明者 チョン フ チウン
アメリカ合衆国 カリフォルニア州
95070 サラトガ グレン プレイ ドラ
イヴ 19743
(74) 代理人 弁理士 中村 稔 (外9名)

最終頁に続く

(54) 【発明の名称】 集積回路ウェーハのプロープカード組立体の構造および製造方法

(57) 【要約】

MEMSおよび薄膜製作プローブの両プローブの機械的コンプライアンスにかかわる、これらのスプリングプローブ構造形式の一つ以上の集積回路の試験で使用し得る、集積回路プローブカードアセンブリの幾つかの実施態様が開示される。また、狭い信号パッドピッチコンプライアンスを提供する、さらに/あるいは商業ウェーハプローブ機器における高いレベルでの平行試験を可能にするプローブカードアセンブリの幾つかの実施態様が開示される。ある好ましい実施態様では、プローブアセンブリ構造部には、分離可能な標準コンポーネントが含まれ、これによりアセンブリ製造コストが軽減され、製造時間が短縮される。これらの構造部およびアセンブリにより、ウェーハ形式の試験を高速で行うことができる。プローブは、また、基板上の集積回路およびMEMSまたは薄膜作製スプリング先端部ならびにプローブ配置構造部の両者を保護するための機械保護策として内蔵されている。介在配列スプリングプローブ先端部設計は、非常に小さな集積回路パッド上で複数のプローブを接触させるために画定される。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延在するプローブカード基板と、プローブ面とコネクタ面とを有しており、上記プローブ面には、複数のスプリングプローブ接触先端部があり、複数の電気接続部が上記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり延在する基板と、上記基板上の上記複数の電気接続部の各々と上記プローブカード基板の上記底面上の上記電気導体の各々とを結ぶ複数の可撓導電接続部とからなり、上記基板は、上記プローブカードに関し、上記基板がその中央部あたりにおいて僅かに旋回できると同時に、上記複数の上記スプリングプローブ接触先端部が上記集積回路ウェハの表面に噛み合わされるようにサポートする形で支持されることを特徴とする集積回路ウェハの試験装置試験装置。

【請求項2】 さらに、上記基板を上記プローブカードに向けて、あるいは上記プローブカードから離れるように僅かに移動させるための、上記基板と上記プローブカード間における懸垂機構と、上記懸垂機構と上記基板との間に延在する複数のスチールワイヤとからなり、上記基板が上記複数のスチールワイヤにより、上記基板が上記プローブカードに関し垂直に移動できるように吊り下げされることを特徴とする請求項1に記載の試験装置。

【請求項3】 上記プローブカード基板に、上記底面と上記頂面との間で確定される複数の脚部開口部を含み、さらに、上記プローブカード基板の上記上面に配置される、中央ブリッジ取付け領域と外側領域とを有する、上記外側領域には外部試験構造部に取り付けるための手段を含む 板バネと、中央構造部と、上記プローブカード基板内の上記複数の脚部開口部を通り、下方向に延在する複数の脚部とを有するブリッジとからなる、上記ブリッジの上記中央構造部が上記板バネの上記中央取付け領域に取り付けられる請求項1に記載の試験装置。

【請求項4】 上記複数の可撓導電接続部がばねであるとともに、上記基板が上記可撓導電接続部により上記プローブカードから吊り下げられた状態で支持されることを特徴とする請求項1に記載の試験装置。

【請求項5】 上記基板が薄膜構造であり、上記可撓導電接続部が、コネクタとの接点を有する可撓フラップであることを特徴とする、上記コネクタ接点は、上記

プローブカード表面上で上記電気導体の各上記に接続される請求項1に記載の試験装置。

【請求項6】さらに、上記基板の上記プローブ面に固定される下部基板スタンドオフが少なくとも一箇所存在する請求項1に記載の試験装置。

【請求項7】さらに、上記プローブカードに関する上記基板の垂直走行を制限する走行制限機構を有する請求項1に記載の試験装置。

【請求項8】さらに、上記基板と上記プローブカードとをつなぐ分離可能コネクタを有し、上記分離可能コネクタは下部および上部にそれぞれ半ずつ分かれており、上記コネクタ下半部には、上記基板上の上記複数の可撓導電接続部の各々に対する複数の電気接続部が含まれ、上記コネクタ上半分には、上記プローブ基板の上記底面における上記複数の上記電気導体の各々に対する複数の電気接続部を含み、上記コネクタ下半分および上記コネクタ上半分は、電気接点で、上記コネクタ下半分における上記複数の電気接続部の各々と上記コネクタ上半分における上記複数の電気接続部の各々との間で分離して確立されることを特徴とする請求項1に記載の試験装置。

【請求項9】上記基板には、上記プローブ面と上記コネクタ面との間でそこを通る複数の穴が含まれ、ならびに上記接点先端部の各々と上記可撓導電接続部の各々とをつなぐ上記複数の電気接続部の各々が、上記基板内にある上記複数の穴の各々内に配置される導電通路であることを特徴とする請求項1に記載の試験装置。

【請求項10】上記基板が電氣的に絶縁されることを特徴とする請求項1に記載の試験装置。

【請求項11】上記基板が誘電体であることを特徴とする請求項1に記載の試験装置。

【請求項12】上記基板が導電性であることを特徴とする請求項1に記載の試験装置。

【請求項13】上記基板には、上記プローブ面と上記コネクタ面との間でそこを通り画定される、上記基板が集積回路ウェハの上記面の上に配置されると集積回路ウェハの上記面に近づくアクセス用の開口部が含まれることを特徴とする請求

項1に記載の試験装置。

【請求項14】底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延在するプローブカード基板と、プローブ面とコネクタ面とを有し、上記プローブ面には複数の接触先端部があり、また複数の電気接続部が上記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり延在する基板と、第一部と第二部との半分ずつに分かれるコネクタとからなる、上記コネクタ第一半分および上記コネクタ第二半分が、第一半分上の複数の電気接続部と、第二半分上の複数の電気接続部との間で取外し可能な相手接続部を形成する、コネクタの第一半分上の上記複数の電気接続部は上記基板上の上記複数の電気接続部の各々に接続される、コネクタの上記第二半分上の上記複数の電気接続部が上記プローブカード基板上の上記電気導体の各々に接続されることを特徴とする試験装置。

【請求項15】上記分離可能コネクタが面積列コネクタであることを特徴とする請求項14に記載の試験装置。

【請求項16】上記分離可能コネクタが挿入コネクタであることを特徴とする請求項14に記載の試験装置。

【請求項17】上記分離可能コネクタが電氣的に絶縁されていることを特徴とする請求項14に記載の試験装置。

【請求項18】上記分離可能コネクタが誘電体であることを特徴とする請求項14に記載の試験装置。

【請求項19】さらに、上記基板に組み付けられるコンポーネントとして組み込まれるコンデンサからなる請求項14に記載の試験装置。

【請求項20】上記コンデンサが上記基板に作製されたコンポーネントであることを特徴とする請求項19に記載の試験装置。

【請求項21】上記基板がシリコンから構成されるとともに、上記コンデンサが上記基板内に作製されたコンポーネントであることを特徴とする請求項19に記載の試験装置。

【請求項22】底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延在するプローブカード基板と、底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延在する姉妹プリント基板と、プローブ面とコネクタ面とを有

する、上記プローブ面には複数の接触先端部があり、また複数の電気接続部が上記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり延在する基板と、第一部と第二部との半分ずつに分かれるコネクタで、上記コネクタ第一半分および上記コネクタ第二半分が、第一半分上の複数の電気接続部と、第二半分上の複数の電気接続部との間で取外し可能な相手接続部を形成し、コネクタの第一半分上の上記複数の電気接続部は上記姉妹プリント基板上の上記上面に上記複数の電気導体の各々に接続され、コネクタの上記第二半分上の上記複数の電気接続部が上記プローブカード基板上の上記電気導体の各々に接続されるコネクタと、上記基板の上記コネクタ面の上記複数の電気接続部の各々と、上記姉妹プリント基板の上記底面の上記複数の電気導体の各々との間を結ぶ複数の可撓導電接続部とからなることを特徴とする試験装置。

【請求項23】上記基板が電氣的に絶縁されていることを特徴とする請求項22に記載の試験装置。

【請求項24】上記基板が少なくとも導電性であることを特徴とする請求項22に記載の試験装置。

【請求項25】上記プローブカードには、上記底面と上記頂面との間で画定される複数の脚部開口部を含み、上記姉妹プリント基板に、上記底面と上記頂面との間で画定される複数の脚部アクセス穴を含み、さらに、上記プローブカード基板の上記上面に配置される、中央ブリッジ取付け領域と外側領域とを有する、上記外側領域には外部試験構造部に取り付けるための手段が含まれる板バネと、中央構造部と、上記プローブカード基板内の上記複数の脚部開口部とともに、上記プリント基板の複数の脚部アクセス穴をとおり下方向に延在する3本以上の脚部とを有する、上記ブリッジの上記中央構造部が上記板バネの上記中央取付け領域に取り付けられるブリッジとからなり、上記基板が上記ブリッジの上記複数の脚部の各々に取り付けられることを特徴とする請求項22に記載の試験装置。

【請求項26】上記基板には、上記プローブ面と上記コネクタ面との間でそこを通り確定される複数の穴が含まれること、ならびに上記接触先端部の各々と上記導体面との間にある上記複数の電気接続部の各々が、上記複数の穴の各々内に配置される導電通路であることを特徴とする請求項22に記載の試験装置。

【請求項27】さらに、上記基板の上記プローブ面に固定される下部基板スタンドオフが少なくとも一箇所存在する請求項22に記載の試験装置。

【請求項28】さらに、上記姉妹プリント基板に関する上記基板の垂直走行を制限する走行制限機構からなる請求項22に記載の試験装置。

【請求項29】各層に内部応力が存在する複数の層からなり、上記導電弾性部材に、上記基板に取り付けられる固定部と、上記内部応力に反応する、上記基板から延在する平らな自由部とを含み、プローブ先端部の少なくとも一箇所が上記導電弾性部材の上記平自由部の肩部からある距離分突出しているために、上記突出プローブ先端部の上記距離が、上記導電弾性部材をプローブ材料内に望ましく浸漬することで決定される改良から構成されることを特徴とする基板と導電弾性部材との間に組み付けられる、改良スプリングプローブアセンブリ。

【請求項30】各層に内部応力が存在する複数の層からなり、各上記導電可撓スプリングプローブに、上記基板に取り付けられる固定部と、上記内部応力に反応する、上記基板から延在する平らな自由部とが含まれ、上記自由部には複数のプローブ先端部があること、ならびに、重複介在配列部が、上記対向導電可撓スプリングプローブの上記複数のプローブ先端部間において上記基板上で画定されることを特徴とする基板と対向する導電性スプリングプローブとの間に組み付けられるアセンブリ。

【請求項31】底面と頂面とを有する、複数の電気導体が上記底面から上記頂面に延在するプローブカード基板を提供するための工程と、プローブ面とコネクタ面と中央部とを有する、上記プローブ面には、複数の接触先端部と、上記接触先端部と上記コネクタ面との間で上記プローブ面を通り延在する複数の電気接続部とがあるプローブ基板を提供するための工程と、上記プローブ基板上の上記複数の電気接続部の各々と、上記プローブカード基板上の上記電気導体の各々とを結ぶ複数の導電接続部を確立するための工程と、上記プローブ基板を、上記プローブカード基板に関し、上記プローブ基板が上記中央部あたりで僅かに旋回できると同時に、上記複数の接触先端部が上記平面ウェハの表面に対し噛み合わされるようにサポートする形で支持するための工程とからなることを特徴とする

平面ウェハに関し平面コンプライアンスを提供するためのプローブカードア

ッセンブリを形成するため方法。

【発明の詳細な説明】

【0001】

(技術分野)

本発明はプローブカード組立体システムに関し、より詳しくは、写真製版パターン形ばね接点、および該写真製版パターン形ばね接点を備えた、集積回路の試験すなわちバーンインに使用する増強形プローブカード組立体の改良に関する。

【0002】

(背景技術)

慣用の集積回路（IC）ウェーハプローブカードでは、プローブカードと集積回路ウェーハとの間の電気接点は、一般にタングステン針プローブにより構成される。しかしながら、最新の半導体技術は、しばしば、タングステン針プローブでは不可能な高いピンカウント、小さいパッドピッチおよび高いクロック周波数を必要とする。

【0003】

種々の出現技術により種々のプロービング用途のばねプローブが提供されているが、殆どのプローブは、ピッチの制限、ピンカウントの制限、フレキシビリティレベルの変化、プローブチップの幾何学的形状の制限、材料の制限および高い製造コスト等の固有の制限を有している。

【0004】

K. Banerji, A. Suppelsa. および W. Mullen III 等による「非平面領域を備えた選択的に解放可能な導電性ランナ／基板組立体 (Selectively Releasing Conductive Runner and Substrate Assembly Having Non-Planar Areas)」の名称に係る米国特許第5,166,774号（1992年11月24日付）には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部に基板が設けられた非平面領域を有し、所定応力を受けると基板から導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ／基板組立体が開示されている。

【0005】

A. Suppelsa, W. Mullen III および G. Urbish 等による「導電性ランナ／基板

組立体の選択的解放 (Selectively Releasing Conductive Runner and Substrate Assembly) 」の名称に係る米国特許第5,280,139号 (1994年1月18日付) には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部が基板への弱い接着性を有し、所定応力を受けると基板から導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ／基板組立体が開示されている。

【0006】

D. Pedderによる「ベアダイ試験 (Bare Die Testing) 」の名称に係る米国特許第5,786,701号 (1998年7月28日付) には、「導電性材料からなるマイクロバンプが多層相互接続構造の相互接続トレース端末上に置かれ、これらの端末が、試験すべきダイ上の接点パッドのパターンに一致するパターンに分散されている構成の試験ステーションを有し、ウェーハから分離する前のマイクロバンプを用いたダイの試験を容易にするため、相互接続構造への（および相互接続からの）他の接続部が低い輪郭を有している」構成のベアダイ段階での集積回路 (IC) の試験装置が開示されている。

【0007】

D. Grabbe, I. KorsunskyおよびR. Ringler等による「表面実装電気コネクタ (Surface Mount Electrical Connector) 」の名称に係る米国特許第5,152,695号 (1992年10月6日付) には、電子デバイス間の回路を電氣的に接続するコネクタであって、「該コネクタから斜め外方に延びた片持ち形ばねアームを備えているブラットホームを有し、ばねアームが隆起接点面を備えており、一実施形態では、アームの幾何学的形状が撓み時に複合払拭を行う」ように構成されたコネクタが開示されている。

【0008】

H. Iwasaki, H. MatunagaおよびT. Ohkubo等による「多接点集積回路チップパッケージを試験するための部分置換可能デバイス (Partly Replaceable Device for Testing a Multi-Contact Integrated Circuit Chip Package) 」の名称に係る米国特許第5,847,572号 (1998年12月8日付) には、「各側縁部に1組のリードピンが設けられた集積回路 (IC) チップを試験する試験装置が、ソ

ケットベースと、接点支持部材およびソケット接点番号を備えた接点ユニットと、弾性絶縁シートおよび導電性部材を備えた異方性導電性シート組立体とを有している。異方性導電性シート組立体は、接点ユニットのソケット接点部材の1つと接触する各導電性部材を保持するように構成されている。この試験装置はまた、ソケットベースに対して着脱可能に取り付けられる接点リテーナであって、ソケット接点部材を異方性シート組立体と接触させて、ソケット接点部材と異方性導電性シート組立体の導電性部材との間の電氣的導通を確立する接点リテーナを有している。ソケット接点部材の一部が疲労した場合には、各接点ユニットを新しい接点ユニットに置換することにより試験デバイスのメンテナンスを行うことができる。また、ICチップのリードピンは、ソケット接点部材の一部および異方性導電性シート組立体の導電性部材により形成される最短経路で試験回路ボードに電氣的に接続される。」旨が開示されている。

【0009】

W. Bergによる「回路ボードへの基板構造の取付け方法 (Method of Mounting a Substrate Structure to a Circuit Board)」の名称に係る米国特許第4,758,927号(1988年7月19日付)には、「接点パッドを備えた基板構造が回路ボードに取り付けられ、該回路ボードがこの主面で露出された導電性材料からなるパッドを有しかつ回路ボードの接点パッドに対する所定位置にある整合構造を有している。基板構造には、該基板構造の接点パッドに電氣的に接続されかつ片持ち支持態様で基板構造から突出するリード線が設けられている。整合要素は板部分および該板部分の周りに分散配置されている整合構造を有し、該整合構造は回路ボードの整合構造と係合でき、係合したときは回路ボードの基本面に対して平行に移動しないように整合要素を維持する。基板構造は整合要素の板部分に取り付けられ、これによりリード線が回路ボードの整合構造に対して所定位置に維持される。クランプ部材は、回路ボードの接点パッドと電氣的に導通する押圧接触状態にリード線を維持する。」旨が開示されている。

【0010】

D. Sama, P. Palanisamy, J. HeamおよびD. Schwarz等による「制御形粘着性導体 (Controlled Adhesion Conductor)」の名称に係る米国特許第5,121,298号

(1992年6月9日付)には、「調節可能な粘着性導電性パターンを印刷回路ボード上に印刷するのに有効な配合物として、微細に粉碎された銅粉、遮断剤およびバインダがある。バインダは、層が熱応力に応答して基板を持ち上げることができるように、基板への焼結後に形成される銅層の調節可能な接着力を付与するように設計されている。また、バインダは、銅粒子間に優れた凝集性を促進して銅層に優れた機械的強度を付与し、銅層が壊れることなく持ち上がるができるように機能する。」旨が開示されている。

【0011】

R. Muellerによる「薄膜電熱デバイス (Thin-Film Electrothermal Device)」の名称に係る米国特許第4,423,401号(1983年12月27日付)には、「薄膜多層技術は、低抵抗金属-金属接点および優れたオン/オフ特性をもつマイクロミニチュア電子機械スイッチを作るのに使用される。電熱的に付勢されるスイッチは、薄膜回路を作るのに使用される方法と互換性のある方法を用いて、慣用ハイブリッド回路基板上に作られる。好ましい形態では、このようなスイッチは、金属(例えばニッケル)加熱要素が接合される硬質絶縁材(例えば窒化シリコン)の弾性的に曲り得るストリップからなる片持ち支持形アクチュエータ部材を有している。片持ち支持形部材の自由端には金属接点が支持されており、該接点は、加熱要素に供給される電流により部材の曲げを制御することにより、下に横たわる固定接点と係合(または離脱)される。」旨が開示されている。

【0012】

S. IbrahimおよびJ. Elsnerによる「多層セラミックパッケージ (Multi-Layer Ceramic Package)」の名称に係る米国特許第4,320,438号(1982年3月16日付)には、「多層パッケージでは、複数のセラミック層の各々が導電性パターンを有し、またパッケージの内部キャビティが設けられていて、該キャビティ内では、単一のチップまたはチップ配列を形成すべく相互接続された複数のチップが接合されている。チップまたはチップ配列は、異なる層レベルで短いワイヤボンドを介して金属化された導電性パターンに接続され、各積層レベルは特定導電性パターンを有している。それぞれの積層上の導電性パターンは、金属化材料が充填されたトンネル形貫通孔を介してまたは縁部が形成された金属被覆により

相互接続され、これにより、導電性パターンは最終的に、金属化ボード上に取り付けられたセラミックパッケージの下面で多数のパッドに接続される。これにより高部品密度が達成されるが、接続リード線は、「互い違い」にすなわち全体的に異なるパッケージレベルで接続されるので、10ミル間隔および10ミルサイズのワイヤボンドランドを維持できる。このため、ワイヤボン드가互いに干渉することなくかなり高い部品密度が得られるが、この干渉ファクタは、多層セラミックパッケージ内に高部品密度網を達成する上で前の制限ファクタとなる。」旨が開示されている。

【0013】

F. McQuadeおよびJ. Landerによる「集積回路を試験するためのプローブ組立体 (Probe Assembly for Testing Integrated Circuit)」の名称に係る米国特許第5,416,429号(1995年5月16日)には、「中央開口を備えた絶縁材料からなるプローブカードと、該プローブカードに取り付けられる小さい開口を備えた矩形フレームと、4つの別々のプローブとを有し、各プローブが導電性接地平面シートを備えた可撓性積層部材を備え、接地平面に接着される接着性誘電膜と、該誘電膜上のばね合金銅からなるプローブウイングトレースとを更に有している、集積回路を試験するためのプローブ組立体。各プローブウイングは、中央開口内に延びている片持ち支持形板ばねを有し、かつ前記プローブウイングトレースのそれぞれの終端部により形成された一群の個々の整合プローブフィンガに終端している。プローブフィンガは、実質的に直線に沿って配置されておりかつ試験すべきICの縁部に沿うそれぞれの接点パッドの間隔に一致する間隔を隔てている。4つの各クランプは、1つの板ばね部分の調節可能な拘束部材を形成するため、それぞれのプローブウイングの板ばね部分と接触する片持ち支持形部分を有している。それぞれのプローブウイングの各ばねクランプによる影響を受ける圧力拘束部材を別々に調節するための4つの別々のばねクランプ調節手段が設けられている。別々のばねクランプ調節手段はばね押圧形プラットホームを有し、各プラットホームは3つのねじおよびばね座金を介してフレーム部材に取り付けられている。これにより、ばねクランプは任意の所望の方向に移動されかつ配向されて、各プローブウイング上でのプローブフィンガの位置の整合を達成する。

」旨が開示されている。

【0014】

D. Pedderによる「ベア集積回路デバイスを試験する構造 (Structure for Testing Bare Integrated Circuit Devices)」の名称に係る欧州特許出願EP 0 731 368 A2 (1996年2月14日付出願) (米国特許第5,764,070号 (1998年6月9日)) には、試験すべきベアICまたはウェーハへの接続を行う試験プローブ構造であって、「多層印刷回路プローブアームを有し、該プローブアームは、その先端部に、必要な接続を行うべく下面に1列のマイクロバンプを備えたMCM-D形基板を支持している。プローブアームは小さい角度でデバイスまたはウェーハの表面に支持されており、MCM-D形基板には、試験を受けるデバイスとのインターフェースを行う必要な受動部品が形成されている。試験を受けるデバイスの各側面に1つずつ使用されるこのような4つのプローブが設けられている。」構成を有する試験プローブ構造が開示されている。

【0015】

B. Eldridge, G. Grube, I. KhandrosおよびG. Mathieuによる「半導体デバイスへの弾性接点構造の取付け方法 (Method of Mounting Resilient Contact Structure to Semiconductor Devices)」の名称に係る米国特許第5,829,128号 (1998年11月3日付)、「電子部品間の一時的接続を行なう方法 (Method of Making Temporary Connections Between Electronic Components)」の名称に係る米国特許第5,832,601号 (1998年11月10日付)、「接点チップ構造の製造方法 (Method of Making Contact Tip Structures)」の名称に係る米国特許第5,864,946号 (1999年2月2日付)、「半導体デバイスへのばね要素の取付け技術 (Mounting Spring Elements on Semiconductor Devices)」の名称に係る米国特許第5,884,398号 (1999年3月23日付)、「半導体デバイスのバーンイン方法 (Method of Burning-In Semiconductor Devices)」の名称に係る米国特許第5,878,486号 (1999年3月9日付)、および「半導体デバイスの試用方法 (Method of Exercising Semiconductor Devices)」の名称に係る米国特許第5,897,326号 (1999年4月27日付) には、「弾性接点構造は、ダイが半導体ウェーハから単独化 (分離) される前に、半導体ダイのボンドパッ

ドに直接取り付けられる。従って、半導体ダイを、表面に配置された複数のターミナルを備えた回路ボード等に接続することにより、半導体ダイを試用（例えば、試験および／またはバーンイン）することが可能になる。次に、半導体ダイは半導体ウェーハから単独化され、その後に同じ弾性接点構造を使用して半導体ダイと他の電子部品（例えば、配線基板、半導体パッケージ等）との間の相互接続を行うことができる。弾性接点構造として本発明の全金属複合相互接続要素を使用することにより、バーンインは、少なくとも150℃の温度で行うことができかつ60分以内に完了できる。」旨が開示されている。B Eldridge等の上記米国特許に開示された接点チップ構造は弾性接点構造を与えるが、この構造は半導体のボンドパッドに個々に取り付けられるものであるため、複雑でコストが嵩む製造工程を必要とする。その上、接点構造がワイヤから作られるものであるため、接点のチップの幾何学的形状がしばしば制限される。また、このような接点チップ構造は小さいピッチの用途（例えば、一般に、周辺プロブカードの場合の50 μ m程の間隔または領域配列の場合の75 μ m程度の間隔）には適合できない。

【0016】

T. Dozier II, B. Eldridge, G. Grube, I. KhandrosおよびG. Mathieu等による「電子部品用ソケットおよび電子部品への接続方法 (Sockets for Electronic Components and Methods of Connecting to Electronic Components)」の名称に係る米国特許第5,772,451号（1998年6月30日付）には、「表面実装ソルダ・ダウンソケットは、半導体パッケージ等の電子部品を回路ボードに対して着脱可能に取り付けることを可能にする。複合相互接続要素は、支持基板の頂上に配置される弾性接点構造として使用される。任意の適当な方法では、支持基板の頂部の選択された1つの弾性接点構造は、支持基板を介して、支持基板の底面上の接点構造の1つに接続される。LGA形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ垂直な接点力により圧力接点が形成される。BGA形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ平行

な接点力により圧力接点が形成される。

【0017】

他の出現技術は、薄膜すなわちマイクロ電子機械システム (micro electronic mechanical system: MEMS) プロセス等のバッチモードプロセスで作られるばねのプローブチップを開示している。

【0018】

D. SmithおよびS. Alimondaによる「写真製版パターン形ばね接点 (Photolithographically Patterned Spring Contact)」の名称に係る米国特許第5,613,861号 (1997年3月25日付)、米国特許第5,848,685号 (1998年12月15日) および国際特許出願PCT/US 96/08018 (1996年5月30日出願) には、写真製版パターン形ばね接点が開示されており、また「該ばね接点は、基板上に形成されておりかつ接点パッドを2つのデバイスに電気的に接続する。ばね接点はまた、熱および機械的変動および他の環境ファクタを補償する。ばね接点の固有の応力勾配は、ばねの自由部分を基板から離れるように上方に曲げる。アンカー部分は基板に固定された状態に維持され、かつ基板上の第1接点パッドに電気的に接続される。ばね接点は弾性材料で作られており、かつ自由部分が第2接点パッドと順応的に接触するので、2つの接点パッドと接触する。」旨も開示されている。Smith等の上記米国特許により開示された写真製版パターン形ばねは、多くのICプロービングニーズを満たすことができるが、ばねは小形で、かつ現在の多くのICプローブシステムの信頼性のある作動に必要な平面度順応性 (planarity compliance) を取り扱う垂直順応性は殆ど得られない。多くのプロービングシステムの垂直順応性は一般に0.004~0.010インチ程度であり、これは、しばしばタングステン針プローブの使用を必要とする。

【0019】

また、いずれの先行技術も、数千本までのピンを含むプローブをテストに相互接続すると同時に、平面度条件に有効に対処できる方法を教示していない。進歩した集積回路デバイスは一層複雑になっていると同時にサイズが縮小しているので、このようなデバイスを信頼性をもって相互接続するのに使用できるプローブカード組立体を提供することが有効である。

【0020】

プローブチップの配列と試験を受けるウェーハ上の表面パッドとの間の平面度の差に適合させるには、中心の回りで少量だけ自由に枢動できるプローブ基板を提供するのが有効である。しかしながら、このようなシステムの場合には、基板をX、Yおよびシータ (θ) 方向に位置的に安定して保持しながら、正確に制御された力を加えて接点を係合させなくてはならない。また、基板がその裏面から出る多数（例えば数千）のワイヤまたは信号を含みかつ支持体が基板の周囲に配置される用途の場合には、これらの支持体が、扇状に広がる (fan-out) 出口通路を妨げてはならない。その上、信号ワイヤが基板の枢動を妨げてはならず、また試験を受けるデバイス (DUT: device under test) に対してばねを係合させるべく加えられる制御された力を妨げてはならない。

【0021】

(発明の開示)

高いピンカウント、小さいピッチおよびコスト有効性に優れた製造が可能でかつ種々の注文に対応できるばねチップ（先端部）を得ることができる、改善された可撓性プローブばねの製造方法および装置を提供することが有効である。また、このようなプローブばねを使用したプローブカード組立体であって、試験および／またはバーンインを受けている半導体に平面度順応性を与えると同時に正確な軸線方向位置決めおよびシータ位置決めが行えるプローブカード組立体を提供することも有効である。

【0022】

MEMSおよび薄膜で作られたプローブの機械的順応性を拡大することにより、これらの形式のばねプローブを半導体ウェーハ上の1つ以上の集積回路の試験に使用できるようにした集積回路プローブカード組立体の幾つかの実施形態を開示する。市販されているウェーハプロービング機器を使用して、厳格な信号ピッチおよび順応性が得られ、好ましくは多数のICの並行試験またはバーンインを行うことができるプローブカード組立体の幾つかの実施形態を開示する。幾つかの好ましい実施形態では、プローブカード組立体の構造は、組立体の製造コストおよび製造時間を低減できる別々の標準コネクタ部品を有している。これらの構

造および組立体は、ウェーハ形状の高速試験を可能にする。プローブは、好ましくは、集積回路およびMEMSすなわち薄膜で製造されたばねチップの両者の機械的保護手段を有することが好ましい。非常に小さい集積回路パッドに多数のプローブ接点設けることを可能にする相互入組み形 (interleaved) ばねプローブチップ設計が定められる。プローブチップの形状は、好ましくは、プローブばねと集積回路デバイス上のパッドまたはトレースとの間のプローブチップの穿刺深さを制御するように定められる。高品質でかつ長い有効寿命を有するプローブカード組立体ばねプローブのための改善された保護コーティング技術をも開示する。

【0023】

(発明を実施するための最良の形態)

図1は、基板16から解放する前の写真製版パターン形ばね14a~14nの線形配列12を示す平面図である。導電性ばね14a~14nは、一般に、半導体工業分野で広く知られている低エネルギーおよび高エネルギープラズマ蒸着法およびその後の写真製版パターンニング法により形成される蒸着金属の連続層により基板層16上に形成される。連続層は異なる固有応力レベルを有している。次に、基板16のリリース領域18がアンダーカットエッチングにより加工され、これにより、リリース領域18上に位置するばね接点14a~14nが基板16から解放され、かつ蒸着金属層間の固有応力の結果として基板16から離れる方向に広がる(すなわち曲る)。蒸着金属トレースの固定領域15(図3および図4)が基板16に固定された状態に維持され、かつ一般にばね接点14a~14nからのルーチング(すなわち扇状の広がり)の形成)に使用される。図2は、基板16からの解放後の写真製版パターン形ばね14a~14nの線形配列12を示す斜視図である。ばね接点14a~14nは、一般に0.001インチ程度の微細ピッチ20をもつ高密度配列に形成できる。

【0024】

図3は、パターン形ばね14が基板16のリリース領域18aから、平らなアンカー領域15から離れる方向に解放された後の写真製版パターン形ばね14を示す側面図26aであり、ばね14は、短い長さ28a(この長さは、第1有効

ばね角度30aを定めるべく形成される)と、ばね半径31aと、ばね高さ32aとを有している。図4は、パターン形ばね14が基板16のリリース領域18bから解放された後の第2写真製版パターン形ばね14を示す側面図26bであり、ばね14は、長いばね長さ28b(この長さは、大きい第2有効ばね角度30bを定めるべく形成される)と、ばね半径31bと、ばね高さ32bとを有している。形成されるばねチップ14の有効幾何学的形状は、意図した用途に基いて高度の注文に応じることが可能である。その上、ばねチップは、一般に、多くの用途に使用することを可能にする可撓性を有している。

【0025】

パターン形プローブばね14は非常に小さいばね間ピッチを得ることができ、これにより多数のプローブばね14を集積回路デバイス44(図13)上のパワーパッドまたは接地パッドと接触させるのに使用でき、従って電流可搬能力を向上できる。その上、プローブばね14の配列12を備えたプローブカード組立体の場合には、多数のプローブばね14を、試験を受ける集積回路デバイス(DUT)44上のI/Oパッドのプロービングに使用でき、従って、試験を受けるウェーハ92へのばね接点14の係合後に全ての接点14の導通性を確認できるため、試験手順の開始前にプローブカード組立体とデバイス44との間の完全な電気的接触を確保できる。

【0026】

ミニチュアばねの改善された構造 図5は、ばねの分離前の、相互入組み形ばねチップパターンを有する対向写真製版ばね34a、34bを示す第1斜視図である。図6は、ばねの分離後の、相互入組み形対向写真製版ばね34a、34bを示す斜視図である。相互入組み形写真製版ばね34a、34bの各々は、複数のばね接点24を有している。ばね接点が集積回路デバイス44のパワートレースまたは接地トレース46またはパッド47への接続に使用される場合には、接点に最大電気抵抗が発生する。従って、複数の接点24を備えた相互入組み形ばね接点34は、ばね接点34とトレース46またはパッド47との間の抵抗を本質的に低下させる。上記のように、多数の相互入組み形プローブばね34は、集積回路デバイス44の高品質電気コネクタまたは試験中に集積回路デバイス

44のプロービングを行うプローブカード組立体60（図13）等の多くの用途に使用できる。

【0027】

図7は、試験を受ける集積回路デバイス（DUT）44上の単一トレース46と接触している対向相互入組み形写真製版ばね対34a、34bを示す斜視図である。相互入組み形ばね接点对34a、34bは、複数の接点24を備えた両ばね34a、34bが同じトレース46に接触することを可能にする。図5に示すように、基板16で両ばね34a、34bの間にジグザグギャップ38が形成されると、各ばね34a、34bに多数のチップ（先端部）24が確立される。相互入組み形ばねプローブ34a、34bが基板16から解放される前は、相互入組み形接点24が、オーバーラップする相互入組み領域36内に位置している。相互入組み形ばねプローブ34a、34bが基板16から分離されると、相互入組み形ばね接点24は、両ばね34a、34b間に形成される接点領域40内で互いに近接した状態に維持される。次に、相互入組み形ばね接点对34a、34bは、両相互入組み形ばねプローブ34a、34bが、例えば試験を受けるデバイス44の同じトレース46に接触するように配置され、これにより高い信頼性が得られる。その上、各相互入組み形ばね34a、34bは多数のばね接点24を有しているので、トレース46との接触が増大すると同時に、多数の接点24間の過熱または電流アーキングが最小になる。

【0028】

図8は、ばね14が基板16から解放される前の、平行および対向単接点写真製版ばね14を示す平面図である。相互入組み形ばね34a、34bについて前述したように、平行ばね14は、多数ばねのばねチップ24がデバイス44の単一トレース46と接触するようにして配置することもできる。その上、対向ばねプローブ14は、ばねチップ24がリリース領域18を横切って基板16から解放されると、ばねチップ24が互いに近接して配置されるように互いにオーバーラップさせることができる。図9は、ばね14が基板16から解放された後の、平行および対向単接点写真製版ばね14を示す平面図であり、ばね14が集積回路デバイス44上の単一パッド47と接触している状態を示すものである。

【0029】

図10は、ショルダ54から延びている接点52を備えたショルダ接点形写真製版ばね50を示す正面図である。図11は、集積回路デバイス上のトレース46と接触しているショルダ接点形写真製版ばね50を示す部分側断面図である。図12は、多ショルダ接点形写真製版ばね50を示す斜視図である。一般に、単接点ばねプローブ14は、単一の鋭いプローブチップ24がしばしばトレース46またはパッド47上に存在する酸化物層内に突き刺さるので、集積回路デバイス22上の導電性トレース46との良好な物理的接触が得られる。しかしながら、薄くて比較的柔軟なトレース46またはパッド47を備えた半導体ウェーハ92または集積回路デバイスの場合には、単一の長いプローブチップ24が、トレース46の深さを超えて、例えばIC基板48または他の回路中に突き刺さることもある。

【0030】

ショルダ接点形写真製版ばね50は1つ以上の接点52並びにショルダ54を有し、これにより接点52が所望深さに突き刺さってトレース46との良好な電氣的接触が得られると同時に、ばね50がデバイス44またはウェーハ92内に深く突き刺さり過ぎないように、ショルダ54がこれを防止する。

【0031】

プローブばね50の幾何学的形状は写真製版スクリーニングおよびエッチングプロセスにより高度に制御できるので、ショルダ接点形写真製版ばね50の詳細な幾何学的形状が容易に達成される。

【0032】

改善されたプローブカード組立体 図13はプローブカード組立体60aの断面図58であり、複数の導電性プローブチップ61a～61nが基板16の低いプローブ表面62a上に配置されているところを示すものである。可撓性を有する複数の導電性接続部64a～64nが基板16のコネクタ表面62b上に配置され、かつ各接続部が、対応する導電性接続部66a～66nを介して複数の導電性ばねプローブチップ61a～61nに接続されている。

【0033】

基板16は一般に中実板であり、好ましくは、セラミック、セラミックガラス、ガラスまたはシリコン等の低熱膨張係数 (thermal coefficient of expansion : TCE) をもつ材料で作られる。導電性ばねプローブチップ61a~61nは、プローブカード組立体60aおよび半導体ウェーハ92と一緒に配置されるときに、プローブカード組立体60と半導体ウェーハ92との間に電氣的接触を確立する。

【0034】

ばねプローブチップ61a~61nは、単接点ばね14、相互入組み形ばね34またはショルダ接点形ばね50等の種々のチップ形状にすることができ、かつ一般に薄膜法またはMEMS加工法を用いて基板16上で製造され、低製造コスト、良く制御された均一性、非常に小さいパッドピッチ20および大きいピンカウントを達成できる。

【0035】

プローブチップ61a~61nは、好ましくは基板16内の金属化バイアス66a~66nを介して、可撓性電氣接続部64a~64nに電氣的に接続されている。複数の可撓性電氣接続部64a~64nの各々は、次に、一般に金属リングすなわちフレーム支持構造70により所定位置に保持される印刷配線プローブカード68に電氣的に接続される。好ましくは金属化バイアス電氣接続部66a~66n (例えば、アリゾナ州TempeのMicro Substrate Corporationにより製造されている) は、一般に、レーザまたは他の穿孔法を用いて基板16に第1孔を穿孔することにより形成される。次に、これらの孔は、例えばめっきまたは押出し成形により、導電性材料が充填されるかめっきされる。導電性バイアス66a~66nが形成された後、該バイアスは一般に、平らな円滑表面を得るため研磨される。

【0036】

図14はプローブカード組立体60aの部分拡大断面図79であり、基板16および印刷配線ボードプローブカード68の全体に亘る段状ピッチおよび扇状の広がりを示すものである。プローブチップ61a~61nは一般に、微小ばねピッチ20で、基板のプローブ表面62a上に配置される。好ましくは、次に、一

般に基板ピッチ81で配置される固定トレース部分15が金属化バイアス66a～66nへと扇状に広げられる。基板16の上方コネクタ表面62b上に配置されかつバイアス66a～66nに接続される導電性接続部64a～64nは、一般に接続ピッチ83で配置され、この接続ピッチ83は、基板ピッチ81と整合するように構成でき、または好ましくは、基板16の上方コネクタ表面62b上で更に扇状に広げられる。

【0037】

印刷配線ボードプローブカード68の下面上の導電性パッド77a～77nは、一般に、導電性パッド77a～77nが基板16の上方コネクタ表面62b上に位置する導電性接続部64a～64nと整合するように、パッドピッチ85で配置される。次に、好ましくは、導電性パッド77a～77nが、一般にプローブカードピッチ87で配置される導電性経路78a～78nへと扇状に広げられる。印刷配線ボードプローブカード68の上面上に配置されかつ導電性経路78a～78nに接続された導電性接続部72a～72nは、一般に、プローブカード接続ピッチ89で配置される。このピッチ89は、プローブカードピッチ87と整合するように構成されるか、好ましくは、印刷配線ボードプローブカード68の上面上で更に扇状に広げられる。プローブカード接続ピッチ89は、好ましくは、導電性接続部72a～72nが、一般に試験ヘッドピッチ91で配置される、試験ヘッド上に位置する試験ヘッドコネクタ74a～74nと整合するように選択される。

【0038】

可撓性電気接続部64a～64nは、約4～10ミルの順応性（コンプライアンス）が得られるように、一般に、プローブチップ61a～61nより長いばね長さ28を用いて製造される。幾つかの実施形態では、可撓性接続部64a～64nは、一般に、前述のようにまたは米国特許第5,848,685号または第5,613,861号（これらの米国特許は本願に援用する）に開示されているように、写真製版ばねに従って作られる。

【0039】

可撓性接続部64a～64nは、例えばソルダまたは導電性エポキシにより永

久的に、または例えば可撓性接続ばね64 a～64 nのチップ24と組み合わせられる対応金属パッドにより非永久的に、印刷配線ボード (printed wiring board : PWD) プローブカード68に接続される。次に、印刷配線ボードプローブカード68は、一般に試験ヘッドピッチ91で試験ヘッド76上に配置される標準ポゴピン接触器74 a～74 nに適したパッドピッチ89で、パッド72 a～72 nへと信号を扇状に広げる。

【0040】

可撓性接続部64 a～64 nは、好ましくは、例えば1.00 mmまたは1.27 mmの配列ピッチ83を有する領域配列内に配置される。前記配列ピッチは、印刷配線ボードプローブカード68のめっきされた貫通孔 (plated through-holes : PTH) に合理的な密度 (すなわち、プローブカードピッチ87) を付与し、かつブラインド導電性バイアス78 a～78 nを含む進歩した印刷配線ボードプローブカード68に頼ることなく、印刷配線ボードプローブカード68内の多数の層上で信号を扇状に広げることができる。

【0041】

印刷配線ボードプローブカード68の下面上の導電性パッド77 a～77 nと接触する可撓性導電性接続部64 a～64 nは、印刷配線ボードプローブカード68と基板16との間の電氣的接続を維持する。一方、基板16はZ軸に沿って僅かに上下に移動できると同時にその中心の回りで傾動できる。可撓性接続部64 a～64 nはまた、基板16と、異なる熱膨張係数をもつ印刷配線ボードプローブカード68との間 (例えば低TCE基板16および比較的高いTCEの印刷配線ボードプローブカード68のような場合) の横方向順応性を与える。

【0042】

或いは、基板16は、膜バンプ接点64 a～64 nを介して印刷配線ボードプローブカード68に接続する膜プローブカードのような組立体で構成できる。プローブカード組立体の他の実施形態では、接続部64 a～64 nは、別のコネクタ132 (図18) により構成され、或いは好ましくは、ペンシルバニア州、EttersのFCI Electronicsから提供されるMEG-ArrayTM コネクタ162 (図24) により構成される。このコネクタ162では、コネクタ132、16

2の対向半部に配置されたボールグリッドソルダ配列が、基板16上の一致する導電性パッドおよび印刷配線ボードプローブカード68に半田付けされる。また、前記コネクタ162では、各導電性パッドは、コネクタ132、162の対向半部が、複数のばねプローブチップ61a～61nの各々と、印刷配線ボードプローブカード68の下面上の複数の導電性パッド77a～77nの各々との間の複数の係合電気接続部を形成するように、領域配列パターン内に配置される。

【0043】

集積回路デバイス44のサイズおよび設計はますます小形化および複雑化しているので、ミニチュアばねプローブチップ61a～61nにより与えられる微細ピッチ20（図2）はますます重要になっている。また、集積回路44および必要なプローブカード試験組立体の両者のミニチュア化により、集積回路44と、多数のばねプローブ61a～61nを含む基板との間の平面度の差異は厳格になっている。

【0044】

プローブカード組立体60aは、一般的な集積回路試験プロービング環境において有効に作動するように、数千個のばねプローブチップ61a～61nを含むことができる基板16への電氣的相互接続部を形成すると同時に、プローブカード組立体60aの十分な機械的支持体を形成する。プローブカード組立体60aは、非常に高いピンカウント、厳格なピッチまたは高い周波数を必要とする用途に容易に使用できる。その上、プローブカード組立体60aは、集積回路ダイ44の中央領域へのアクセスを必要とする試験プローブ用途のために、集積回路デバイスの全てのトレース46（図7）および入力および出力パッド47（図7および図9）の電氣的接点を形成することに容易に適合される。

【0045】

図13に示すように、プローブカード組立体60aは、一般にソーストリート（saw streets）94により分離された1つ以上の集積回路44を有する半導体ウェーハ92に関連して位置決めされる。X軸80およびy軸82は、一般に、半導体ウェーハ92すなわちデバイス44を横切るプローブカード組立体60の位置を定める一方、Z軸は、ウェーハ92の表面とプローブカード組立体60と

の間の垂直距離を定める。試験ヘッド76およびプローブカード組立体60aに対する、試験を受けるウェーハ92の位置は、X軸80、Y軸82およびZ軸84並びにZ軸84の回りの回転位置（すなわちシート）90に対して正確に位置決めする必要がある。

【0046】

しかしながら、x軸回りの回転86および／またはY軸回りの回転88の僅かな偏差により、半導体ウェーハ92およびプローブカード組立体が互いに僅かに平らでない場合に、プローブカード組立体が平らな半導体ウェーハ92と接触できるようにすることはますます重要になっている。

【0047】

図13に示すプローブカード組立体ではプローブチップ61a～61nが可撓性を有し、このため、基板16と半導体ウェーハ92との間の平面度順応性が得られる。その上、可撓性接続部64a～64n（これらは、可撓性導電性ばね14、34、50でもあることが好ましい）は更に、基板16と半導体ウェーハ92との間の平面度順応性を与える。従って、プローブカード組立体60aは、基板16と集積回路デバイス44との間の平面度順応性（すなわち、例えばX軸回転86および／またはY軸回転88による）を与える。その上、プローブカード組立体60aはまた、基板16（基板は一般に、セラミック、セラミックガラス、ガラスまたはシリコンからなる）と、印刷配線ボードプローブカード68（該プローブカードは一般に、ガラスエポキシ材料からなる）との間の熱膨張係数（thermal coefficients of expansion: TCE）の差異にも順応する。

【0048】

一般に小さいピッチ20をもつプローブチップ61a～61nからの信号トレースは、好ましくは、基板16の表面62a、62bの一方または両方の表面上のルーチングトレースを使用して、一般に大きいピッチをもつ可撓性接続部64a～64nへと扇状に広げられる。

【0049】

可撓性接続部64a～64nは、好ましくは、印刷配線ボードプローブカード68上の標準パワーおよび接地パッドパターン（すなわち割当て）に一致する標

準レイアウトパターン上に配置されることが好ましく、これにより、異なる集積回路デバイス44に組み合わせるのに、同じ印刷配線ボードプローブカード68を基板16のレイアウトに使用することが可能になる。印刷配線ボードプローブカード68は、種々の異なるデバイス44を試験する場合に、特定化した基板に適合できるので、印刷配線ボードプローブカード68の作動コストが低減される。

【0050】

高周波出力のデカップリングを補助するため、サウスカロライナ州、Myrtle BeachのAVX Corporationから市販されているL I C A^{T M}シリーズのコンデンサのようなコンデンサ172（図24）を、基板16の頂面62b上に取り付けるのが好ましい。或いは、平行板コンデンサを、基板16内で、基準平面とルーティングトレース層の非使用領域上に形成された平面との間に形成することができる。基板16がシリコンからなる実施形態の場合には、シリコン基板16内に加工された一体拡散層の間に一体コンデンサ67（例えば、一体バイパスコンデンサ）を形成するのが好ましい。

【0051】

ウェーハチャックを基板に整合させるのに、一般にルックアップカメラおよびルックダウンカメラが使用され、これにより、プローブチップ20が、半導体ウェーハ92上に配置された試験を受けるデバイス44上の接点パッド47またはトレース46に整合される。この整合は、一般に、ばねチップ24を見るか、または基板16上に印刷された整合マーク125を見ることにより達成される。

【0052】

このようなカメラを用いないプローブカード組立体の場合には、基板16は半透明または透明材料（例えば、ガラスセラミックまたはガラス）で形成するのが好ましく、これにより、試験作業者は、ビュー・スルー・ザ・トップ整合法（view-through-the-top alignment methods）を行うことができる。印刷配線ボードプローブカード68には窓165（図24）を形成し、一方、基板および／または試験を受けるウェーハ92上には整合マーク125（図17）、185（図26）を設けるのが好ましい。この場合、試験作業者は、カメラまたは顕微鏡を用

いて、窓を通して整合マーク125を見て、基板16とウェーハ92とを整合させることができる。

【0053】

半導体ウェーハ92の表面へのアクセスが必要とされると同時にプローブ接点維持される用途（例えば、集積回路デバイス44の開発時に電圧コントラスト電子ビームプロービングを行う場合）では、IC中心上の基板領域16内に窓（図17）を形成して、ダイ92内の信号を観察すべくアクセスできるようにするのが好ましい。窓123は、ダイ縁部に沿って配置されたI/Oパッドを備えた集積回路デバイス44に対して最高に機能し、ウェーハ92上に配置された集積回路デバイス44の直接プロービングを可能にする。一般に、別々の集積回路デバイス44がパッケージにワイヤ結合される場合には、半導体ウェーハダイ92は、最初にダイシングされ、次に試験されなくてはならない。

【0054】

基板16内に形成された開口（すなわち窓123）は、プローブカード組立体60が所定位置に留められる、DRAM等のデバイスの現場電子ビーム補修に使用するのが好ましい。かくして、試験、補修および再試験は、ウェーハ92を移動させることなく、同じステーションで行われる。

【0055】

プローブカード組立体60aの構造は、プローブチップ61a～61nと印刷配線ボードプローブカード68の制御されたインピーダンス環境との間に非常に短い電氣的距離を形成し、このため、プローブカード組立体60aを高周波用途に使用することが可能になる。基板16の一方または両方の表面62a、62b上のトレースのインピーダンス制御を行う必要がある実施形態では、1つ以上の導電性基準平面を、基板16内で、トレースの上、下または上下両方に付加することができる。超高周波用途では、バイパス266（図37）を用いて、規則的間隔で1つまたは2つの基準平面262a、262b（図37）に接続される交流接地基準トレースを基板16に設け、シールドされた同軸通信ライン環境260を有効に形成することができる。

【0056】

高順応性プローブ組立体

上記のように、プローブカード組立体構造60は、印刷配線ボードプローブカード68に対して、横のX、Y方向並びにZ軸84に関する回転方向90に、基板16を固定支持する。

【0057】

たわみ接続部64a-64nと同様にたわみスプリングプローブ61a-61nにより、プローブカードアッセンブリ60と半導体ウェハ92または装置44間において何らかの平面コンプライアンスが提供されるが、プローブカードアッセンブリ60のその他の好ましい実施態様により、さらに平面コンプライアンスが助長される。

【0058】

プローブばね61a-61nは、しばしば、高密度接続ならびに極小ピッチ20を提供するために、実質的な平面コンプライアンスが求められるプローブカードアプリケーションにおいては、非常に小さい必要があるため、プローブばね61a-61nにより単独で提供されるコンプライアンスはだけで、不十分な場合がある。このため、プローブカードアッセンブリ60のある好ましい実施態様においては、プローブカードアッセンブリ60により、試験中の半導体ウェハ92に対する平面コンプライアンスを大きくするために、基板16がその中央部の周りを旋回する(すなわちX軸の回転86および/またはY軸の回転88において可変する)。このようなアプリケーションでは、プローブカードアッセンブリ60は、なお、基板16の底面状に配置されるプローブばね接点61a-61nを半導体ウェハ92に対し噛み合わせるために、Z軸方向84において、制御された下方向の力を働かせなければならない。

【0059】

プローブカードアッセンブリ60の多くの実施態様において、基板16の中央領域119(第17図)が、基板16とプリント配線板プローブカード68との電氣的接続において使用されるため、基板16は、基板16の周辺部127(第17図)沿いに支持される必要がある。

【0060】

基板16を中央部で旋回させるために、また、プローブ先端部61a-16nを噛み合わせるための力を提供するために、玉継手支点構造部を、基板支持構造部の後ろ側のプローブカードアセンブリの中央部内に配置しても良い。但し、このような構造の場合、典型的に、しばしばプローブカードアセンブリの中央部に存在する必要があるワイヤリードまたはその他の電氣的接続を妨害することになる。さらに、このような可動継手では、典型的に、基板16の θ 回転90に確実に制限を与えることはない。

【0061】

第15図は、ブリッジと板バネにより吊るされるプローブカードアセンブリ60bの第一部分断面図95aである。第16図は、第15図で示される、ブリッジと板バネにより吊るされるプローブカードアセンブリ60bの第二部分断面図96bであり、これによりプローブカードアセンブリ60bと非共平面であり得る半導体ウェハ92上の一つ以上の集積回路装置44との平面コンプライアンスが提供される。第17図は、ブリッジとスプリングプローブカード吊り下げアセンブリ60bの主要コンポーネント類の部分拡大組立て図124である。

【0062】

板バネ98は、ブリッジ構造部100を介して基板16に接続する。板バネ98およびブリッジ構造部100により、基板16の旋回の自由が与えられ(すなわち僅かなX軸回転86とY軸回転)、Z方向84、X方向80、Y方向82およびZ軸回転(θ)90方向における制御された動きとなる。好ましい実施態様では、予荷重アセンブリ121(第15図)が、初期平面と基板16のZ位置をプリント基板プローブカード68bに関し正確に設定するための、また板バネ98の予荷重の力を設定するための手段として使用される。例えば、第15図ならびに第16図で示される実施態様においては、予荷重アセンブリ121に、ブリッジのシム122に関連して使用される留め具118が含まれる。別の実施態様では、予荷重アセンブリ121に、構成ねじアセンブリまたはその他のスタンドオフ118を含み得る。

【0063】

第15図ならびに第16図で示されるように、板バネ99の外縁は、取付け枠107により、その外側の縁沿いに、プリント基板プローブカード68に対し

固定される。板バネ98の中央部は、一つ以上の留め具108と、上部ブリッジスペーサ104と、下部ブリッジスペーサ106により、ブリッジ100に接続される。ブリッジ予荷重シム110は、好ましくは、板バネ98とブリッジ100までのZ距離を変更するために追加され、これによりブリッジ100上の板バネ98により加えられる下方向の力である予荷重が変化する。ブリッジ100により、支持部は、中央部から角部に移り、複数(典型的には3本以上)のブリッジの脚部102により基板16に接続する。ブリッジの足102は、プリント基板プローブカード68内で画定される開口部111を通して突出しており、接着剤または機械接続部112などにより、基板16に固定される。

【0064】

板バネ98は、典型的には、ステンレス鋼あるいはばね鋼のシートから作製され、典型的には、化学的なエッチング法によりパターンが作られる。下方向の力は、ばねの剛性とばねスペーサ104ならびに106の直径、さらに板バネ98の大きさの関数である。

【0065】

第16図で示される板バネ98の形状は十字形状であるが、別の幾何学的形状を使用して、下方向の力や傾斜自由性、ならびにX、Y、 θ 移動抵抗を提供し得る。例えば、十字型をしている板バネ98には、あらゆる数のウィング99を含み得る。また、ウィング99は、外側の縁から中央に向けて移動するために幅に変化を持たせた非対称形とし得る。さらに、板バネ98の外側の縁は、板バネ98の安定性をさらに高めるために、リング内に接続し得る。

【0066】

ブリッジ100およびスペーサ104ならびに106は、可動構造部60bの質量を最小限に抑えるために、アルミニウムまたはチタニウムなどの軽くて頑丈な金属から構成される。

【0067】

基板16は、典型的には、エポキシなどの接着剤112またははんだを用いて、ブリッジ100の脚部102に取り付けられる。基板に交換性が求められる場合、第18図で示されるような脱着可能な接続部130が使用できる。

【0068】

基板16の底部62a上においては、好ましくは、基板16が試験中のウェハ92に接触しないように、底部スタンドオフ114を使用する。下部スタンドオフ114は、試験中の半導体ウェハ92に損傷を与えないために、好ましくは、ポリイミドなど、比較的柔らかい金属から作られる。さらに、半導体ウェハ92内の能動回路44へのさらなる損傷を回避するために、スタンドオフ114を、好ましくは、プローブカードアッセンブリ60が半導体ウェハ92上の装置44と心合せされるときに、スタンドオフが半導体ウェハ92上の能動素子44または試験構造部が存在しないのこ道94(第13図)に心合せされるように配置される。また、下部スタンドオフ114の高さは、好ましくは、スプリングプローブ61a-61nの最大圧縮に制限が加えられることにより、スプリングプローブ61a-61nへの損傷が妨げられるように選択される。

【0069】

基板16の上面62b上には、好ましくは、頂部可撓電気接続部64a-64nへの損傷を回避するために、同様に上部スタンドオフ116が使用される。上部スタンドオフ116は、好ましくは、レクサンTMやシリコンまたはプラスチックなどの中くらいの固さの絶縁材から作られる。

【0070】

第15図、第16図ならびに第17図で示される好ましい実施態様では、調製可能なブリッジねじ118およびブリッジシム122を使用して、基板16の初期平面を設定するとともに、可撓接続部64a-64nが伸張しすぎにより損傷を受けないように、基板16に対し下方方向の止まりが提供される。

【0071】

プリント基板プローブカード68bは、典型的には、比較的柔らかい材料(例えばガラスエポキシなど)から作られるため、繰返し接触が行われるなかで、調製ねじ118の先端がプリント基板プローブカード68b内に沈み込まないように、好ましくは、防衛パッド120が、調製ねじ118の下の、プローブカード68b上に配置される。留め具シム122も、また、基板16とプリント基板プローブカード68b間の初期距離ならびに平面性が正確に設定されるように、好ましくは、調

整ねじ118が使用される。

【0072】

予荷重シム110は、好ましくは、板バネ98によりブリッジ100上に加えられる下方向の力の初期予荷重を制御するために使用される。設定される予荷重により、基板16の振動が回避され、基板16と試験中の半導体ウェハ92との接触特性が改善される。

【0073】

第18図は、プリント基板プローブカードの基板68bに取り外し可能に接続され、スプリングプローブ基板16がブリッジ構造部100に取り外し可能に接続される中間姉妹カード134を有する、別のブリッジとばねにより吊り下げられるプローブカードアッセンブリ60cの第一部分断面図である。第19図は、第18図で示される別のブリッジとばねにより吊り下げられるプローブカードアッセンブリ60cの第二部分断面図であり、これにより、元々はプローブカードアッセンブリ60cと非共平面である、半導体ウェハ92上に集積される1個以上の回路装置との平面コンプライアンスが提供される。

【0074】

基板16の交換用に、好ましくは、分離可能コネクタ132が使用される。基板取付け留め具130(例えばねじ等を指すが、それに限られるものではない)は、好ましくは、ブリッジの脚部128を越えて延在し、それによりブリッジ100が、基板16の上面62bに取り付けられる基板の支柱に取り外し可能に接続される。

【0075】

プローブカードアッセンブリ60の一実施態様では、好ましい分離可能なコネクタ132は、ペンシルヴァニア州エタースにあるFCIエレクトロニクスにより製造されるMEG-ArrayTM コネクタである。分離可能コネクタ132の片側は、典型的には、プリント基板ブロードカード68にはんだ付けされ、相手側は、典型的に姉妹カード134にはんだ付けされ、これにより姉妹カード134が取り外し可能にプリント基板プローブカード68bから接続され、多数の信頼性の高い電気接続部が提供される。姉妹カード134は、好ましくは、さらに、典型的なピッチが

可撓接続部64a-64nの場合の約1mmから分離可能コネクタ132の場合の1.27mmまでの、電気接続部のファンアウトが提供される。

【0076】

第20図は、ワイヤとばね支柱により吊り下げられるプローブカードアッセンブリ60dの断面図136である。複数のスチールワイヤ(例えば典型的には3本以上)により、基板16のZ移動84が可能であり、プリント基板プローブカード68cにはんだ付けされるか、あるいはエポキシ剤により接着されるばね支柱140には、典型的には、下Z方向力を提供すると共に、走行を制限するために好ましくは使用される1本以上のばね支柱141が含まれる。

第21図は、分離可能コネクタ132により脱着可能にプリント基板プローブカード68に接続される中間姉妹カード134を有する、吊り下げプローブカードアッセンブリ60eの断面図142である。可撓接続部64a-64nには、好ましくは、ばね14、34、50が作られ、プリント基板プローブカード68ならびにプリント基板プローブカード68と姉妹カード134とを接続する機械接続部の両所が設けられる。プローブカードアッセンブリ60eでは、可撓接続部64a-64nは、はんだまたは導電エポキシのいずれかを用いて、姉妹カード134上の導電パッド143a-143nに永久的に接続される。可撓接続部64a-64nは、好ましくは、2~10ミルの範囲で圧縮された時に、すべての底部プローブばね61a-61nが完全に圧縮されるのに求められる力より大きな総合力を提供する設計である。また、可撓接続部64a-64nは、好ましくは、可撓接続部64a-64nが圧縮されることにより基板16がX、Yまたは θ 方向に移動しないような配置である。

【0077】

姉妹カード134に関し基板16の最大Z走行を制限するために、好ましくは、上部基板スタンドオフ116が使用され、これにより可撓接続部64a-64nの保護を行う。上部スタンドオフ116は、また、好ましくは、基板16を姉妹カード134から遠ざけ、それにより動作中の基板の振動ならびにびびりを軽減するために、可撓接続部64a-64n上に僅かな予荷重が存在するように、調製可能である。また、基板16の振動、揺動またはびびりを防止するために、好ましくは、基板16と姉妹カード14との間に減衰材145(例えばゲルなど)を一箇所以上配置し得る。

【0078】

分離可能コネクタ132(例えばFCIコネクタ132など)は、好ましくは、姉妹カード134とプリント基板プローブカード68との平面コンプライアンスが提供されるように、寛大な相手共平面要求を有する。また、好ましくは、姉妹カード134とプリント基板プローブカード68との間に、機械調整機構149(例えば留め具166やスペーサ164、ナット168およびシム170(第24図)などであるが、これらに限られるものではない)を使用し得る。

【0079】

第22図は、プローブスプリング基板16が分離可能列コネクタ147を介してプリント基板プローブカード68に取り付けられる、プローブカードアッセンブリ60fの断面図146である。プローブカードアッセンブリ60fは、基板16と試験中の半導体ウェハ92間の僅かな非平面性がスプリングプローブ61a-61nにより吸収されうる、小型の基板16に適している。

【0080】

第23図は、ナノスプリング基板16が大きな格子列(LGA)挿入コネクタ150によりプリント基板プローブカード基板68に取り付けられる、ポゴワイヤ吊り下げプローブカードアッセンブリ60gの断面図148である。一実施態様では、LGA挿入コネクタ150は、ペンシルヴァニア州ハリスバーグにあるAMP.社が製造するAMPIFLEXTM コネクタである。別の実施態様では、挿入コネクタ150は、ウィスコンシン州ユークレアにあるW.L.ゴア・アンド・アソシエーツ社が製造するCOREMATETM である。別の実施態様では、プリント基板プローブカード68上で対向するポゴピン152を基板16上の電気接続部66a-66nに接続するために、ポゴピン挿入器150が使用される。基板16は、複数のスチール製のポゴ吊り下げワイヤ154により保持されるが、このワイヤは、僅かに上向きの力を提供し、挿入コネクタ150を保持するために、好ましくは、バイアスされ、アッセンブリ60gの振動ならびにびびりを防止する。

小試験面積プローブアッセンブリ。第24図は、主要プリント基板プローブカード68と、小面積スプリングプローブ基板16に取り付けられる姉妹カード134との間に、一ヶ所以上において配置される列コネクタを有する、小試験面積プローブア

ッセンブリ 60hの断面図である。

【0081】

上記で述べられるプローブカードアッセンブリ 60の多くによりプローブスプリング基板 16に対し大きな平面コンプライアンスが提供されるのに対し、幾つかのプローブカードアッセンブリは、試験中の装置に比較的小さな表面積が含まれるアプリケーションにおいて使用される。例えば、少数の集積回路 44 (例えば2個のICなど)を含むウェハ 92の場合、相手基板 16の大きさもまた、比較的小さくなり得る (例えば2cm²未満など)。

【0082】

このような実施態様では、そのため、基板 16の試験中のウェハ 92に対する平面性は、表面積が広い場合より重大性が薄らぎ、プローブスプリング 61a-61nにより単独で提供されるコンプライアンスは、しばしば、試験環境における補償において十分である。プローブスプリング 61a-61nにより提供されるコンプライアンスは、従来のニードルスプリングと比べて比較的小さく、このようなアプリケーションは、写真石板法またはMEMSにより形成されるスプリングプローブ 61a-61nを有するプローブカードアッセンブリ 60に好適である。

【0083】

プローブカードアッセンブリ 60hは、そのため、本質的に複雑ではなく、典型的には多層プローブカードアッセンブリ設計よりもさらに入手可能である。基板 16のコストは、基板 16の表面積に大きく左右されるため、小型の基板 16の場合、プローブカードアッセンブリ 60hのコストが軽減される。

【0084】

プローブスプリング 61a-61nは、上記で説明されるとおり、硬い基板 16の下表面 62a上に、薄膜またはMEMS加工法のいずれかにより作製される。プローブスプリング 61a-61nからの信号は、基板 16の上面 62bに配置される金属パッド 182、184、186(第26図)の列に、一方または両方の表面 62a、62bと導電通路 66a-66n上のメタルトレースを使い、基板 16を通りファンアウトされる。頂部パッドは、共通のマイクロボールグリッドはんだ列パッドにより、0.5mmなどの列ピッチにおいて姉妹カード 134に接続される。姉妹カード 134は、さらに、列のピッ

チを増大しながらパッドに延び、姉妹カード134の対向する表面上のピッチは約0.050インチである。ペンシルヴァニア州エタースにあるFCIエレクトロニクス社が製造するMEG-ArrayTM コネクタなどの面積列コネクタ162を使用して、0.050インチピッチパッド列をプリント基板プローブカード68に接続する。低インピーダンス電力のフィルタリングを防止するために、サウスカロライナ州マートルビーチにあるAVX社が製造するLICATM コンデンサなどの電力バイパスコンデンサ127を、好ましくは、マイクロBGAパッド182、184、186の近くにおいて、姉妹カード134に追加する。

【0085】

小試験面積プローブカードアッセンブリ60hには、好ましくは、プリント基板プローブカード基板68と姉妹カード134とをつなげるための機械接続手段が含まれる。第24図で示されるプローブカードアッセンブリ60hの実施態様では、一個以上のスペーサ164ならびに間隔シム170により、姉妹カード134とプリント基板プローブカード基板68との制御された分離距離ならびに心合せが提供され、一個以上の留め具166とナットにより、機械取付け手段が提供される。スペーサ164と、シム170、留め具166およびナット168の組合せは第24図で示されているが、小試験面積プローブカードアッセンブリ60hの別の実施態様では、ばねつき留め具や接着剤による隔離またはその他の取付けハードウェアの組合せなど、これらに限られることなく、姉妹カード134とプリント基板プローブカード基板68を結びつけるためのあらゆる手段の組合せを使用し得る。

【0086】

下部基板スタンドオフ114は、典型的にはその他の基板16上の機能部よりも背が高く(スプリングの先端部61a-61nを除く)、好ましくは試験中の半導体ウェハ92上の、のこ道94に一致させ、それにより試験中のウェハ92が基板16内にクラッシュするのを防止し、半導体ウェハ92の能動領域への損傷を回避するために、好ましくは基板16の下部表面62a上に配置される。

【0087】

第24図で示されるように、基板16には、好ましくはアクセス用の窓123(第17図)が含まれ、姉妹カード134にもまた好ましくは姉妹カードアクセス

穴163が含まれるとともに、プリント基板プローブカード68には、半導体ウェハ92へのアクセスが提供され、プローブカードアッセンブリ60hがウェハ92上に位置決めされるように、好ましくは、プローブカードアクセス穴165が含まれる(例えば目視心合せ用あるいは電子ビーム探査用など)。アクセス穴123、163、165は、好ましくは、プローブカードアッセンブリ60の何れにおいても使用され得る。

【0088】

第25図は、複数のマイクロボール格子列スプリングプローブコネクタチップ基板16がレイアウトされる、基板ウェハ174の上面図である。小さな表面積174を有するスプリングプローブ基板16の場合、幾つかのスプリングプローブコネクタチップ基板16は、典型的には、単一ウェハ174から作製される。例えば、第25図で示されるように、標準的な4インチ丸開始ウェハ174上には、幅176×長さ178(例えば14mm²)の広さを最大で24箇所確立し得る。また、別の基板(例えば16a、16b)は、開始ウェハ175を横断して作製し得るため、マスキングコストや化工費用など、別のスプリングプローブ基板16の生産コスト(多大になり得る)が分担される。このため、別の基板16a、16bを開発するためのコストは非常に軽減され得る(例えば10以上のファクタ分など)。

【0089】

第26図は、14mm² スプリングプローブコネクタチップ(NSCC)16b用の単一0.5mmピッチマイクロボール格子列180の上面図である。マイクロBGAパッド182、184、186は、好ましくは、標準ピッチ(例えば0.5mm)で取り付けられる。パッド182の外側5列と中央パッド184により、341ヶ所の信号接続部が提供され、内側の2列186により、96ヶ所の専用電力および接地接続部が提供される。スプリングプローブ61a-61nへの経路追跡をカスタマイズすることにより、試験中の集積回路44に見合った固有の電力/接地スプリング位置が、経路用の単相によりもたらされる。

【0090】

試験中の装置44の能動素子44に損傷を与えないため、スタンドオフ144は、好ましくは、けがきレーン94など、ウェハ92の非能動領域に適した位置に配置される。また、好ましくは、心合せマーク185が、基板ウェハ174上に、

一ヶ所以上において配置される。プローブカードアッセンブリ60の生産コストならびに応答時間は、マイクロBGAパッド列180のフットプリントや姉妹カード134ならびにプリント基板プローブカード68を標準化することにより、大きく改善される。マイクロBGAパッド列180ならびに基板上に配置されるパッド用の電力/接地パッド割当て部16、134、68を標準化することにより、基板174内における通路66a-66nのパターンが標準化される。

【0091】

プローブのその他のコンポーネント類を標準化することにより、プリント基板プローブカード68(および幾つかの実施態様においては姉妹カード134)を、基板16の経路付けのみがカスタマイズされる、別の基板16ならびに集積回路装置44において使用される。また、通路66a-66nの標準化パターンを有する開始基板174(第25図)を使用することにより、多数の開始基板174が注文、保管、使用されることになり、このため開始基板174のコストが軽減され、しばしば開始基板174を取得するためのリードタイムが短縮される。

別のプローブスプリングのアプリケーション。マサチューセッツ州マンスフィールドにあるテキサス・インスツルメンツ社が製造するDieMateTMバーンインソケットやカリフォルニア州フレモントにあるアエア・テスト社から入手可能なDieTM Pakバーンインソケット用などベアードイバーンインソケットにおいて、写真石板またはMEMSスプリングプローブ61、14、34、50を、代わりに使用し得る。縁の周りで基板16に接触するベアードイバーンインソケットの場合、プローブスプリング61のスプリングとファンアウト金属被覆は、基板16の一面(例えばプローブ面62a)においてのみ必要とされる。必要とされるファンアウトは、基板16の縁にあるパッドに経路付けされる必要があるI/O信号の数に基づき、基板16の大きさを決定するために使用される。また、上記で述べるように、基板16の通路66は、I/O信号を基板16の対面62b上のパッド列に経路付けするために使用可能であり、これにより基板はより小さくなり、結果的に製作費用が軽減されることになる。

タイルプローブアッセンブリ。第27図は、プローブストリップ長さ198とプローブストリップ幅200とを有するタイルプローブストリップの平面図190である。タ

イルプローブストリップ192には複数のプローブストリップ接触領域194a-194nがあり、それぞれ複数のスプリングプローブ61a-61nを有している。また、開示されている実施態様では、スプリングプローブ61a-61nは、縦方向に心合せされたプローブ領域196a、196b内に配置される。一つ以上のタイルプローブストリップ192をプローブカードアッセンブリにおいて使用することにより、半導体ウェハ92の隣接する集積回路装置現場44の試験を行うためなど、複数の集積回路装置44と電氣的に同時に接触可能となる。複数のプローブストリップ接触領域194a-194nは、好ましくは、ウェハ92上において対称的な複数の集積回路装置44と心合せされるように、タイルプローブストリップ192に沿って、対称的に配置される。

【0092】

また、スプリングプローブ61a-61nを有するタイルプローブストリップ192には、典型的には、電気通路66a-66nと電気接続部64a-64n(第1図、第17図、第21図)が含まれ、これにより、スプリングプローブ61a-61nが典型的に試験中の特定の装置44に見合う配置となり、プローブストリップ192に標準電気通路66a-66nおよび電気接続部列64a-64nが含まれることになる。例えば、第28図および第29図で示されるプローブカードアッセンブリ202では、各タイルプローブストリップ192に、はんだ接続による標準ボール格子列160が含まれる。このため、タイルプローブストリップ192の好ましい実施態様においては、試験中の特定の装置44に見合った配置のスプリングプローブ61a-61nが含まれるため、タイルプローブストリップ192は、標準化姉妹カード204および/または標準化中間コネクタ(例えば分離可能コネクタ132など)に取付け可能であり、そのためタイルプローブアッセンブリ202を生産するための技術工学的な開発コストが最小限に抑えられる。

【0093】

第28図は、電導性通路205の列207(第29図)を含む支持基板204に取り付けられる複数のタイルプローブストリップから構成されるタイルプローブヘッド202の部分下面図である。第29図は、半導体ウェハ92上に配置される複数の集積回路装置44に接触するために使用される、プローブカードに取り付けられる複数のタイルプローブストリップ192の側面図である。タイルプローブヘッド2

02は、典型的には、半導体ウェハ92上に配置される複数の集積回路装置44と接触するために使用される。複数のタイルプローブストリップ192は、対称的なウェハ92上の複数の集積回路装置44と心合せされるように、好ましくは、基板204を対称的に横断する配置である。

【0094】

基板204は、好ましくは、熱膨張係数(TCE)が低く、好ましくは、シリコンに見合う程度である。また、基板204は、典型的には、多数の信号トレース46を基板204の対面209b上のコネクタにファンアウトする。一実施態様においては、基板204はシリコンウェハであり、通路205a-205n(例えば0.056インチピッチで配置されるなど)が含まれるとともに、一方または両方の基板表面209a、209b上に薄膜経路46が形成される。

【0095】

第28図ならびに第29図で示されるタイルプローブヘッド202の場合、タイルプローブストリップ192には、試験中の装置44の反対側(例えば集積回路装置現場44の右および左側など)に配置されるパッド47を有する集積回路装置44上のパッド47の列に接触するために使用されるプローブスプリング61群が含まれる。開示されているタイルプローブヘッド202では、プローブストリップ192は、プローブストリップ192の一つが、典型的には、一回路装置現場44の右側に接触するように(例えば第27図のプローブ接触領域196aを使うなどして)、かてて加えて近くの回路装置現場44の左側に接触するように(例えば第27図のプローブ接触領域196bを使うなどして)配置される。第28図で示される実施態様では、このため、複数のタイルプローブストリップ192と複数の集積回路装置44間が同時に接触することになり、これにより隣接するタイルプローブストリップ192間に十分な公差が生まれ、タイルプローブストリップ192の側縁は、好ましくも、集積回路装置現場44の、のこ道94上に配置され得る。例えば、隣接するウェハ92上の装置44を結ぶのこ道94は、一般に、4~8ミル位数幅とし得るため、タイルプローブカードアセンブリ202内のタイルプローブストリップ192間の隙間は類似する幅になる。

【0096】

別のタイルプローブヘッドアッセンブリ202の実施態様では、すべての集積回路現場44用のパッド47が、単一プローブストリップ192からのプローブにより接触され得る。

バーンイン構造部。第30図は、複数の集積回路装置44を暫定的にバーンインボード212に接続させるためのバーンイン構造部210の部分断面図である。プローブスプリング列(すなわちナノスプリング)接触器チップ(NSCC)214は、複数の集積回路装置44と外部バーンイン回路構成(非表示)間の電氣的な接続を提供するマイクロボール格子列216によるなどして、バーンインボード212に取り付けられる。ボードの真空ポート218は、好ましくは、バーンインボード212内に画定され、接触器チップ真空ポート220は、好ましくは、NSCC基板内に画定されるため、ボード真空ポート218は、総体的に接触器チップ真空ポート220に心合せされる(例えば、ボード真空ポート218を介して加えられる真空引きは、総体的に心合わせられる接触器チップ真空ポート220にも加えられるなど)。気密部222(例えばエポキシなど)は、好ましくは、マイクロBGAボール列216を介して加えられた真空引きの損失を防止するために、各ナノスプリング接触器チップ214の縁の周りに分配される。

【0097】

集積回路装置44は、初期において、ナノスプリング接触器チップ214上に配置されるため(例えば「ピックアンドプレイス」機など)、バーンインボード212上のボード真空ポート218およびナノスプリング接触器チップ214上の総体的に心合わせられる接触器チップ真空ポート220に作用する真空引きにより、配置されている集積回路装置44がその配置位置から移動するのが防止される。

【0098】

すべての集積回路装置44が対応する接触器チップ214上に配置されると、集積回路装置44をバーンイン操作中に適所で保持するために、好ましくは、集積回路装置44と接触する形でクランプ板224が配置される。また、クランプ板224とバーンインボード212に平面公差を与えるために、試験中の集積回路装置44上に押し上げるためのスプリングパッド226を、それぞれ使用し得る。バーンイン構造部210には、好ましくは、クランプ板224が集積回路装置44に接触する

形で配置されると、クランプ板224がバーンインボード212に取り付き、同時に動作している真空引きをオフにするような、クランプ板224を保持するための手段217が含まれる。

改良スプリングプローブにおける保護塗装工程。上記で述べられるように、スプリングプローブ61により、ハイピッチでピンのカウント性が高いうえ、さらに可撓性を有するという利点が提供されるため、これらは、幅広いアプリケーションにおいて使用し得る。但し、これらの典型的な小型スプリングプローブ61を使って、半導体ウェハ92などに取り付けられる集積回路装置44の、しばしば酸化物層を含むトレース46と接触する場合、スプリングプローブ61は、しばしば、酸化物層を通り抜けたうえで金属トレース部または導電パッドと十分な電氣的接触を確立するように求められる。またスプリングプローブ61は、しばしば頻繁に使用されるため、小さくて保護策が施されていないスプリングプローブの先端部24は、磨耗し得る。このため、プローブスプリング61の接触先端部24に、導電磨耗塗装を施すことが得策となるが、このような保護塗装においては、スプリング先端部24の両全面を覆う必要がある。

【0099】

上記で述べられるように、プローブスプリング61は、プラズマ化学蒸着工程ならびに写真石版工程により形成されるが、これは米国特許第5,848,685号ならびに同第5,613,861号で開示されるように、導電材料の連続層が基板に形成され、非平面スプリングがその後形成される。このような工程では、しかしながら、蒸着工程中に施される保護塗装により、実質的に、形成された非平面プローブスプリングのすべての面に連続的にコーティングを施すことは無理である。

【0100】

プローブスプリング61は、解放後、基板の表面に対し平面ではない。このため、保護塗装は、スプリング61が解放層18から解放された後で施される。第31図は、一個以上の非平面プローブスプリング61を有するスプリングプローブアッセンブリ基板16のプローブ表面に保護塗装232が施される、スプリングプローブアッセンブリ塗装工程の第一段階230を示す図である。スプリングプロ

ーブアッセンブリ塗装工程により、非平面プローブスプリング61上の保護層が形成される。塗装工程は、幅広い非平面構造部に対し使用し得るが、特に、薄膜およびMEMSプローブスプリング接触部61の処理において有益である。第31図において、導電保護塗装が施されるのは、好ましくは、窒化チタン、ロジウム、タングステンまたはニッケルなど、固めの導電材料である。また、導電保護塗装が施されるのは、好ましくは、不活性材料であり、このため、スプリングプローブ61のプローブ先端部24に対し潤滑特性を提供するため(すなわち摩擦係数が低い)、試験中の装置とスプリングプローブ61の両者における磨耗が最低限に抑えられる。

【0101】

保護塗装233が基板16およびプローブ61に施されると232、基板16の露出表面62上の平面および非平面領域の両者が保護塗装233により覆われる。スプリングプローブ16は塗装段階230中に保護塗装233により覆われ、基板面のすべてのトレースは、共に、導電塗装が施された部分233から電氣的に短絡される。導電塗装部233は、このため、異なるプローブスプリング61とその各トレース間の電氣的分離を回復させるために、パターン化されるか、あるいは部分的に取り除かれる必要がある。選択的に導電塗装部をエッチングにより取り除くためには、従来のフォトマスクング工程が、典型的にはほとんどの集積回路処理において使用されるが、このようなフォトマスクング工程は、平面構造物に対して使用される。

【0102】

第32図は、フォトレジスト材料240(例えば深さ約10ミクロン)が、好ましくはディッピングスタンドオフ238(例えば高さ約30ミクロン)を有する第二基板236に塗布される、スプリングプローブアッセンブリ塗装工程の第二段階234を示す図である。フォトレジスト材料240は、プローブスプリングの非平面部に形成される保護層233を保護するために使用される。第33図は、塗装されたスプリングプローブアッセンブリを部分的に、制御可能に第二基板236のフォトレジスト材料240内に浸漬する242、スプリングプローブアッセンブリ塗装工程の第三段階を示す図である。塗布されるフォトレジスト材料240の深さが、結局のところ、残りの保護と層部233を制御するものであり、基板16はフォトレジスト材

料240内において、典型的には第二基板236のフォトレジスト材料240の塗布深さとディッピングスタンドオフ20の高さが制御される、要求される深さまで下降される。塗布深さは、基板16のフォトレジスト材料240内への移動を制御するために、処理装置の軸運動を制御するなどして、オペレータにより代わりに制御され得る。

【0103】

第34図は、塗装され、部分的に浸漬されたスプリングプローブアッセンブリが、第二基板16からフォトレジスト材料から外され246、穏やかに焼成され、保護的に233塗装されたプローブスプリング61が焼成されたフォトレジスト層248に覆われたまま残される、スプリングプローブアッセンブリ塗装工程の第四段階を示す図である。第35図は、塗装され、浸漬されたスプリングプローブアッセンブリ16、61にエッチングが施され250、それにより保護塗装233が基板16の一部(すなわち基板のフィールド領域)および焼成されたフォトレジスト層248内に含まれる非浸漬プローブスプリング61から剥がされる、スプリングプローブアッセンブリ塗装工程の第五段階を示す図である。第36図は、フォトレジスト層248がフォトレジスト層248内に含まれていたプローブスプリング61の一部から剥がされ、その結果保護塗装部233が暴露される、スプリングプローブアッセンブリ塗装工程の第六段階を示す図である。

【0104】

このため、非平面プローブ塗装工程により、プローブスプリングの先端部24に保護塗装が施され、基板表面16と、スプリングプローブ61のフォトレジスト層248により塗装が施されていない一部における不要な保護塗装部はエッチングされる。

超高周波数アプリケーションのスプリングプローブ基板。上記で述べられるように、プローブカードアッセンブリ60の構造により、プローブの先端61a-61nと、プリント基板プローブカード68内の制御されたインピーダンス環境間の電気的距離を非常に短くできるため、プローブカードアッセンブリ60を高周波アプリケーションにおいて使用することができる。また、スプリングプローブ基板16は、好ましくは、超高周波数アプリケーション用に変更され得る。第37図は、超高周波

スプリングプローブ基板16の部分断面図260である。基板16の片面または両面62a、62b上のトレースのインピーダンスが制御される必要がある実施態様において、トレース270の頂部か、トレース270の下、あるいはトレース270の上および下のいずれかにおいて、基板16内に、導電基準面262a、262bを追加し得る。基板16は、また、効果的にシールド動軸伝達ライン環境268を提供するために、基準面262a、262bの1面または2面に接続される、代わりの接地基準トレース266a、266bを含み得る。スプリングプローブ基板16は、典型的にはセラミック材料であり、基準面と基準面との間に存在する層264は、典型的には誘電材料である。

【0105】

開示されているプローブカードアッセンブリシステムならびに改良された非平面スプリングプローブおよび生産方法が集積回路試験プローブおよびプローブカードに関しここで述べられているが、これらのシステムおよび技法は、集積回路と、電子コンポーネント類または電子装置類、バーンイン装置およびMEMS装置、またはあらゆる望まれるその組合せに内おける基板とを相互接続するなど、その他の装置により実施可能である。

【0106】

したがって、本発明は特定の好ましい実施態様に照らし合わせて詳細に説明されているが、当発明が属する分野における平均的当業者は、様々な変更および改良が以下の請求項の精神および範囲を逸脱することなく達成し得ることについて、正しく認識するであろう。

【図面の簡単な説明】

【図1】

基板から解放する前の写真製版パターン形ばねの線形配列を示す平面図である。

【図2】

基板から解放した後の写真製版パターン形ばねの線形配列を示す斜視図である。

【図3】

短い長さのばねが基板から解放された後の第1有効半径および高さを備えた短

い長さの第1写真製版パターン形ばねを示す側面図である。

【図4】

長い長さのばねが基板から解放された後の大きい第2有効半径および高さを備えた長い長さの第2写真製版パターン形ばねを示す側面図である。

【図5】

ばねが基板から解放される前の相互入組み形ばねチップパターンを備えた対向写真製版ばねを示す斜視図である。

【図6】

ばねが基板から解放された後の相互入組み形ばねチップパターンを備えた対向写真製版ばねを示す斜視図である。

【図7】

集積回路デバイス上の単一トレースと対比して相互入組み形多接点写真製版プローブばねの対向対を示す平面図である。

【図8】

ばねが基板から解放される前の対向単接点写真製版プローブばねを示す平面図である。

【図9】

集積回路デバイス上の単一パッドと対比してばねが基板から解放された後の平行および対向単接点写真製版プローブばねを示す平面図である。

【図10】

ショルダ／接点形写真製版プローブばねを示す正面図である。

【図11】

集積回路デバイス上のトレースと対比してショルダ／接点形写真製版ばねを示す部分側断面図である。

【図12】

多ショルダ／接点形写真製版プローブばねを示す斜視図である。

【図13】

基板の下面上の複数の写真製版ばねプローブが基板の上面上の可撓性接続部に電氣的に接続されかつ可撓性接続部が印刷配線ボードプローブカードに接続され

た構成のプローブカード組立体を示す断面図である。

【図14】

プローブカード組立体の部分拡大断面図であり、基板全体に亘る段状ピッチおよび扇状に広がった構造および印刷配線ボードプローブカードを示す図面である。

【図15】

ブリッジ／板ばね懸架形プローブカード組立体を示す第1部分断面図である。

【図16】

試験を受けるデバイス（DUT）と接触しているブリッジ／板ばね懸架形プローブカード組立体を示す第2部分断面図である。

【図17】

ブリッジ／板ばね懸架形プローブカード組立体を示す部分拡大組立て図である。

【図18】

プローブばね基板がブリッジ構造に対して着脱可能に連結される構成の、プローブカード基板に対して着脱可能に連結される中間ドータカードを備えたブリッジ／板ばね懸架形プローブカード組立体を示す第1部分断面図である。

【図19】

試験を受けるデバイス（DUT）と接触している状態を示すブリッジ／板ばね懸架形プローブカード組立体の第2部分断面図である。

【図20】

ワイヤ／ばね支柱懸架形プローブカード組立体を示す断面図である。

【図21】

プローブばね基板が可撓性相互接続部を介してブリッジ構造に対し機械的かつ電氣的に連結される構成の、プローブカード基板に対して着脱可能に連結される中間ドータカードを備えた懸架形プローブカード組立体を示す断面図である。

【図22】

ナノばね基板（nano-spring substrate）がアレーコネクタを介してプローブカード基板に直接接続される構成のプローブカード組立体を示す断面図である。

【図23】

ナノばね基板がLGAインターポーザコネクタを介してプローブカード基板に接続される構成のワイヤ懸架プローブカード組立体を示す断面図である。

【図24】

ドータカードが微小ボールグリッドソルダ配列を介して小領域プローブばね基板に取り付けられる構成のプローブカードとドータカードとの間の1つ以上のコネクタを備えた小形試験領域プローブカード組立体を示す断面図である。

【図25】

複数の微小ボールグリッド配列のプローブばね接触器チップ基板が配置された基板ウェーハを示す平面図である。

【図26】

単一ピッチ微小ボールグリッド配列のナノばね接触器チップを示す平面図である。

【図27】

複数のプローブストリップ接点領域を備えたタイル形プローブストリップを示す平面図である。

【図28】

プローブカード支持基板に取り付けられた複数のタイル形プローブストリップを示す底面図である。

【図29】

プローブカード支持基板にとりた複数のタイル形プローブストリップを示す側面図である。

【図30】

複数の集積回路が複数のプローブばね接点を介してバーンインボードに一時的に接続されることを可能にする構造を示す断面図である。

【図31】

保護コーティングをばねプローブ組立体のプローブ表面に塗布する、ばねプローブ組立体コーティング工程の第1段階を示す図面である。

【図32】

フォトレジスト材料層を第2基板に塗布する、ばねプローブ組立体コーティング工程の第2段階を示す図面である。

【図33】

コーティングされたばねプローブ組立体を第2基板上のフォトレジスト材料層中に部分的にディッピングする、ばねプローブ組立体コーティング工程の第3段階を示す図面である。

【図34】

コーティングされかつ部分的にディッピングされたばねプローブ組立体を第2基板から除去する、ばねプローブ組立体コーティング工程の第4段階を示す図面である。

【図35】

コーティングされかつディッピングされたばねプローブ組立体をエッチングすることにより、フォトレジスト中にディッピングされていない基板の部分から保護コーティングを除去する、ばねプローブ組立体コーティング工程の第5段階を示す図面である。

【図36】

フォトレジストをばねプローブ組立体上のばねチップから剥離して保護コーティングを露出させる、ばねプローブ組立体コーティング工程の第6段階を示す図面である。

【図37】

基準平面層形ばねプローブ基板を示す部分断面図である。

【図38】

別のプローブばねチップコーティング工程を示す第2斜視図である。

【図39】

別のプローブばねチップコーティング工程の部分切断図である。

【図40】

保護コーティングをばねプローブ組立体のプローブ表面に塗布する、別のばねプローブ組立体コーティング工程の第1段階を示す図である。

【図41】

コーティングされたばねプローブ組立体のプローブ表面にハードマスク (hard mask) を塗布する、別のばねプローブ組立体コーティング工程の第2選択的段階を示す図である。

【図42】

コーティングされたばねプローブ組立体のプローブばねチップを制御可能にコーティングする、別のばねプローブ組立体コーティング工程の第3段階を示す図である。

【図43】

選択的なハードマスク層の非コーティング部分を除去する、別のばねプローブ組立体コーティング工程の選択的な第4段階を示す図である。

【図44】

保護コーティング層の露出部分を除去する、別のばねプローブ組立体工程の第5段階を示す図である。

【図45】

コーティングされたばねプローブ組立体のプローブばねチップから残っているコーティング層を除去することができる、別のばねプローブ組立体コーティング工程の選択的の第6段階を示す図である。


【図46】

コーティングされたばねプローブ組立体のプローブばねチップからハードマスクを剥離する、別のばねプローブ組立体コーティング工程の第7段階を示す図である。


【図47】

基準平面層形ばねプローブ基板を示す部分断面図である。


【図1】




【図2】



【図3】



【図4】



【図5】




Fig. 5

【図6】




Fig. 6

【図7】






Fig. 7


【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



【図14】




Fig. 14

【図16】





Fig. 16

【図17】





Fig. 17

【図 19】



【図22】




Fig. 22

【図23】




Fig. 23

【图 25】





Fig. 25

【図26】



【図27】




Fig. 27

【図28】






Fig. 28


【図 3 1】




【図 3 2】




【図 3 3】




【図 3 4】




【図 3 5】




【図36】




【図37】




【図 3 8】




【図40】




【図41】




【図42】




【図43】



【図44】




【図45】



必要に応じたチップコーティングの剥離

【図46】



チップからハードマスクの剥離

【国際調査報告】

INTERNATIONAL SEARCH REPORT

 Intern. of Application No.
PCT/US 00/21012

 A. CLASSIFICATION OF SUBJECT MATTER
IPC 7 G01R1/073 G01R3/00

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

 Minimum documentation searched (classification system followed by classification symbols)
IPC 7 G01R

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal, WPI Data, PAJ, IBM-TDB

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 5 828 226 A (ARMENDARIZ NORMAN J ET AL) 27 October 1998 (1998-10-27)	1-5, 11-17, 19-22, 48-61, 63-72 40-47
Y	abstract	
A	column 4, line 9 -column 7, line 30 figures	6-10,18
X	US 5 152 695 A (GRABBE DIMITRY G ET AL) 6 October 1992 (1992-10-06)	23-39
	abstract	
A	column 1, line 55 -column 2, line 55 figures	62
X	EP 0 681 186 A (MOTOROLA INC) 8 November 1995 (1995-11-08)	1,12
	the whole document	

-/-

☒ Further documents are listed in the continuation of box C.☒ Patent family members are listed in annex.

* Special categories of cited documents:

- *A* document defining the general state of the art which is not considered to be of particular relevance
- *E* earlier document but published on or after the international filing date
- *L* document which may throw doubt on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- *O* document referring to an oral disclosure, use, exhibition or other means
- *P* document published prior to the international filing date but later than the priority date claimed

- *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
- *S* document member of the same patent family

Date of the actual completion of the international search

20 December 2000

Date of mailing of the international search report

29/12/2000

Name and mailing address of the ISA

 European Patent Office, P.B. 5018 Patentlaan 2
NL - 2200 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer

Lopez-Carrasco, A

INTERNATIONAL SEARCH REPORT

International Application No.

PCT/US 00/21012

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 96 38858 A (ELDRIDGE BENJAMIN N ;MATHIEU GAETEAN L (US); DOZIER THOMAS H (US);) 5 December 1996 (1996-12-05) the whole document	40-47
A	EP 0 802 419 A (NIPPON ELECTRIC CO) 22 October 1997 (1997-10-22) the whole document	1-72
A	US 5 613 861 A (ALIMONDA ANDREW S ET AL) 25 March 1997 (1997-03-25) the whole document	1-72
A	FR 2 518 358 A (EVERETT CHARLES INC) 17 June 1983 (1983-06-17) figure 6	6-10, 18

INTERNATIONAL SEARCH REPORT

Information on patent family members

Internat. of Application No
PCT/US 00/21012

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 5828226 A	27-10-1998	NONE	
US 5152695 A	06-10-1992	NONE	
EP 0681186 A	08-11-1995	US 5534784 A JP 7301642 A	09-07-1996 14-11-1995
WO 9638858 A	05-12-1996	US 5772451 A US 5974662 A US 5829128 A AU 4159896 A AU 4159996 A AU 4160096 A AU 4237696 A AU 4283996 A AU 5939796 A AU 5964096 A AU 5964196 A AU 5965796 A AU 6028796 A AU 6377796 A AU 6635296 A CN 1171167 A CN 1208368 A CN 1191500 A EP 0795200 A EP 0792519 A EP 0792462 A EP 0792463 A EP 0792517 A EP 0837750 A EP 0828582 A EP 0859686 A EP 0886894 A JP 2000067953 A JP 11126800 A JP 2968051 B JP 10510107 T JP 2892505 B JP 9508241 T JP 10506197 T JP 9512139 T JP 11514493 T JP 11508407 T JP 3058919 B JP 10506238 T JP 2000513499 T KR 252457 B US 6090261 A US 6042712 A US 6110823 A WO 9615551 A WO 9616440 A WO 9615458 A WO 9615459 A WO 9617378 A WO 9637331 A	30-06-1998 02-11-1999 03-11-1998 06-06-1996 17-06-1996 06-06-1996 06-06-1996 19-06-1996 11-12-1996 11-12-1996 11-12-1996 22-05-1997 11-12-1996 11-12-1996 18-12-1996 21-01-1998 17-02-1999 26-08-1998 17-09-1997 03-09-1997 03-09-1997 03-09-1997 03-09-1997 29-04-1998 18-03-1998 26-08-1998 30-12-1998 03-03-2000 11-05-1999 25-10-1999 29-09-1998 17-05-1999 19-08-1997 16-06-1998 02-12-1997 07-12-1999 21-07-1999 04-07-2000 16-06-1998 10-10-2000 15-04-2000 18-07-2000 28-03-2000 29-08-2000 23-05-1996 30-05-1996 23-05-1996 23-05-1996 06-06-1996 28-11-1996

INTERNATIONAL SEARCH REPORT

Information on patent family members

Internu al Application No
PCT/US 00/21012

Patent document dred in search report	Publication date	Patent family member(s)	Publication date
EP 0802419 A	22-10-1997	JP 3022312 B	21-03-2000
		JP 9281144 A	31-10-1997
		SG 55303 A	21-12-1998
		US 6114864 A	05-09-2000
US 5613861 A	25-03-1997	EP 0834243 A	08-04-1998
		JP 11506829 T	15-06-1999
		WO 9641506 A	19-12-1996
		US 5848685 A	15-12-1998
		US 5914218 A	22-06-1999
FR 2518358 A	17-06-1983	NONE	

フロントページの続き

(81)指定国 EP(AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP(GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZA, ZW

Fターム(参考) 2G003 AA07 AA10 AB01 AC01 AE03
AG03 AG04 AG13 AG16 AG20
AH07
2G011 AA17 AA21 AB01 AB06 AB08
AC06 AC11 AC14 AC21 AC32
AD01 AE03
2G132 AA08 AB01 AB03 AE03 AE04
AF06 AF07 AL04
4M106 AA01 BA01 CA27 DD03 DD05
DD09 DD10

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record.**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☒ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☒ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.